Verilog学习笔记
导论
导论
Verilog是什么？
Verilog引入
芯片的设计流程
芯片的抽象层次
数据类型
数据类型
Verilog 语法
Verilog 数据类型
Verilog 标量与向量
Verilog 数组与内存
块构建
块构建
Verilog 模块
Verilog 端口
Verilog 模块实例化
Verilog assign语句
assign 与组合逻辑
Verilog 操作符
Verilog 拼接
Verilog always语句块
always 语句块与组合逻辑
always 语句块与时序逻辑
Verilog initial 语句块
Verilog 简而言之
Verilog generate 语句块
Verilog 检测器
行为建模
行为建模
Verilog 块语句
Verilog 赋值
Verilog 阻塞/非阻塞
Verilog 控制流
Verilog for循环
Verilog case 语句
Verilog 函数
Verilog 任务
Verilog 参数
Verilog 条件编译
Verilog 延迟控制
Verilog 赋值内/赋值间延迟
Verilog 层级引用域
门级/开关级建模
门级/开关级建模
Verilog 门级建模
Verilog 门级示例
Verilog 门级延迟
Verilog 开关级建模
Verilog 用户自定义原语
模拟仿真
模拟仿真
Verilog 模拟基础
Verilog 时间尺度
笔者博客
(opens new window)
#
前言
Verilog是什么?
→
Verilog学习笔记